LED显示屏节能设计 时间：2019-04-30 18:01:00 来源：联硕光电 作者： 点击：1481次
首先，从供电电源来看，如果要将5V降为4V，整流肖特基正向压降所占输出电压比重必然增加，开关电源输出电压越低，因整流肖特基正向电压比重越高（其比重X=V压降/V输出，输出从5V降为4V,加入其压降为0.5V,则其比重将从0.1上升为0.125，提高25%），电源输出效率就越低，这对于LED屏幕整体节能效果并不明显，所以采用这一电源设计原理显然是是无法实现电源工作效率的提升。同时，5V是标称值电压，在市场运用上已经相当成熟，启用新的开关电源电源电压，降低效率的同时只会增加成本，品质也难保障，实现有困难。
电源的设计是一个比较成熟的领域，可以采用另外一种设计思路实现度显示屏的供电，例如同步整流技术。Q10为功率MOSFET，在次级电压的正半周，Q10导通，Q10起整流作用；在次级电压的负半周，Q10关断，同步整流电路的功率损耗主要包括Q10的导通损耗及栅极驱动损耗。当开关频率低于60KHz时，导通损耗占主导地位；开关频率高于60KHz时，以栅极驱动损耗为主。在设计低电压、大电流输出的AC/DC或DC／DC变换器时，采用同步整流技术能显着提高电源效率，甚至高达95%。在驱动较大功率的同步整流器时，要求栅极峰值驱动电流IG(PK)≥1A时，还可采用CMOS高速功率MOSFET驱动器。当然采用这一技术给led显示屏供电是可以将电压降至所需电压值，同时电源的效率也能达到一般开关电源电压的值，因此采使用同步整流技术给led显示屏供电是可以达到显着节能的效果， 电源成本也肯定会有一些增加。
其次，我们可以仔细的研究一下led屏幕驱动IC，控制输出端口的关或者开，输出端口压降即VDS =0.65V左右，这是工艺和材料所决定，要把VDS 降为0.2V，甚至0.1V，本身所需的面积必然增大。在MOS管的结构中可以看到，在GS，GD之间存在寄生电容，而MOS管的驱动，实际上就是对电容的充放电。这个充放电的过程是需要段时间的，面积如果增加，在MOS管上的寄生电容也会随之增大，如此，导致的后果就是整个IC的端口响应速度下降，这对于一个LED屏幕驱动IC将是致命的弱点，因此，想从IC上入手，把转折电压降低，同时使驱动IC有足够的响应速度，起决定作用的是工艺，这是是难以实现的。有人认为可以采用其他的设计原理，但是如果是恒流IC，内部电路是可能不一样，但是通道端口的开关管是必须存在的，所以即使采用其他的设计原理，要想达到电压下降的目的也是难以实现的。
